PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07078885 A

(43) Date of publication of application: 20.03.95

(51) Int. CI

H01L 21/8238 H01L 27/092 H03K 19/0185

(21) Application number: 05222498

(71) Applicant:

SEIKO EPSON CORP

(22) Date of filing: 07.09.93

(72) Inventor:

IWAMATSU SEIICHI


(54) C-MOS LEVEL SHIFTER

(57) Abstract:

PURPOSE: To provide a C-MOS level shifter circuit of a constitution, wherein a level shift can be concisely performed, a reduction in an integration degree is also low and a power consumption is not significantly increased, and the structure of the C-MOS level shifter circuit.

CONSTITUTION: A C-MOS level shifter circuit is constituted into a structure, wherein a back gate voltage is partially applied to an N-type well and a P-type well of a C-MOS integrated circuit in a DC voltage or a pulse voltage, the N-type well and the P-type well of the C-MOS integrated circuit are formed in such a way that they are separated from a substrate and the like. A negative back gate voltage VBG, and a positive back gate voltage VBG, are respectively applied to the P-type well and the N-type well by a clock voltage CLK1 and a clock voltage CLK2 or a DC voltage is applied to the P-type and N-type wells, whereby the threshold voltages of an N-channel MOSFET and a P-channel MOSFET of a C-MOS inverter of this C-MOS integrated circuit can be increased in the positive or negative direction and one part of an operating voltage in the C-MOS integrated circuit can be increased.

COPYRIGHT: (C)1995,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-78885

(43)公開日 平成7年(1995)3月20日


(51) Int.Cl. ⁶		觀別記号	庁内整理番号	FΙ			技術表示	箇所	
H01L 2	27/092								
H03K 1									
			9170-4M	H 0 1 L	27/ 08	321	D		
			8321 - 5 J	H 0 3 K	19/ 00	101	D		
				審査請求	未請求	請求項の数 2	OL (全 4	頁)	
(21)出顧番号		特願平5-222498		(71) 出願人	0000023	69			
					セイコー	ーエプソン株式会	社		
(22)出顧日		平成5年(1993)9		東京都新宿区西新宿2丁目4番1号					
				(72)発明者	岩松	咸一			
						東筋市大和3丁 リン株式会社内	13番5号 セ	イコ	
	,			(74)代理人	弁理士	鈴木 喜三郎	(外1名)		

(54) 【発明の名称】 C-MOSレベルシフタ

(57) 【要約】

【目的】簡潔にレベルシフトができ、集積度の低下も少なく、消費電力の大幅な増大も無いC-MOSレベルシフタ回路と構造を提供する。

【構成】C-MOSレベルシフタに関し、(1)C-MOS集積回路のNウェルおよびPウェルに部分的にバックゲート電圧を直流電圧またはパルス電圧で印加すること、および、(2)C-MOS集積回路のNウェルおよびPウェルを基板と分離されて形成すること、などである。Pウェルには負のバックゲート電圧V₈₆₂をNウェルには正のバックゲート電圧V₈₆₂をクロック電圧CLK1およびCLK2により印加するか、あるいは直流電圧を印加することにより、このC-MOSインバータのNチャネルMOSFETおよびPチャネルMOSFETのしきい電圧を正または負の方向に大きくすることができ、C-MOS集積回路の中の一部分の動作電圧を上げることができる。



20

30

1

【特許請求の範囲】

【請求項1】C-MOS集積回路のNウェルおよびPウ ェルに部分的にバックゲート電圧を直流電圧またはパル ス電圧で印加することを特徴とするC-MOSレベルシ フタ。

【請求項2】C-MOS集積回路のNウェルおよびPウ エルが基板と分離されて成ることを特徴とするC-MO Sレベルシフタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はC-MOSレベルシフタ 回路と構造に関する。

[0002]

【従来の技術】従来、C-MOSレベルシフタはMOS FETや抵抗あるいはブートストラップに代表されるご とくコンデンサを回路に付加してレベルシフトをさせる のが通例であった。

[0003]

【発明が解決しようとする課題】しかし、上記従来技術 によるとMOSFETや抵抗あるいはコンデンサなどを 回路に付加するために集積度が低下したり、消費電力が 増大するなどの課題があった。

【0004】本発明はかかる従来技術の課題を解決し、 簡潔にレベルシフトができる新しいC-MOSレベルシ フタ回路と構造を提供することを目的とする。

[0005]

【課題を解決するための手段】上記課題を解決し、上記 目的を達成するために、本発明はC-MOSレベルシフ タに関し、(1) C-MOS集積回路のNウェルおよび Pウェルに部分的にバックゲート電圧を直流電圧または パルス電圧で印加する手段を取ること、および、(2) C-MOS集積回路のNウェルおよびPウェルを基板と 分離されて形成する手段を取ること、などの手段を取 る。

[0006]

【実施例】以下、実施例により本発明を詳述する。

【0007】図1は本発明の一実施例を示す要部の回路 図である。すなわち、C-MOS集積回路の基本回路と してのインバータ回路において、NチャネルMOSFE TであるNch TRSとPチャネルMOSFETであ るPch TRSとが直列に結合されて成り、電源電圧 Vmと基板電圧Vs (通常接地電圧GND) との間に使 用電圧が印加され、共通ゲートに入力電圧VIが印加さ れると、出力電圧Vorが出力される際に、Nチャネル MOSFETであるNch TRSのPウェルとPチャ ネルMOSFETであるPch TRSのNウェルと半 導体基板とが各々互いに電気的にPN接合分離あるいは 絶縁分離されて成り、Pウェルには負のバックゲート電 圧V_{BG1}をNウェルには正のバックゲート電圧V_{BG2}をク ロック電圧CLK1およびCLK2により印加するか、

あるいは直流電圧を印加することにより、このC-MO SインバータのNチャネルMOSFETであるNch TRSおよびPチャネルMOSFETであるPch T RSのしきい電圧を正または負の方向に大きくすること ができ、C-MOS集積回路の中の一部分の動作電圧を 上げることができる。しきい電圧Vrの上昇は、簡易式 では次式により、

 $V_T = V_{T(0)} \pm \gamma \quad (V_{BG})^{-1/2}$

ここに、V_{tの}はバックゲート電圧V_{ts}が0Vの時のし 10 きい電圧であり、γはバックゲート電圧係数であり通常 y=0. $4\sim1$. 2である。すなわち、しきい電圧を 0.5Vの1.5V動作C-MOS集積回路の一部のみ この回路を用いれば、例えば周辺の入出力回路のバック ゲート電圧 Vωを ±1 Vとし ν = 1 と仮定すれば上式よ りしきい電圧 $V_T = 1$. 5 V と成り 3 V 動作が可能となり内部は1.5 Vで動作することと成る。さらに、しき い電圧を1Vの3V動作C-MOS集積回路の一部のみ この回路を用いれば、例えば周辺の入出力回路のバック ゲート電圧 V ωを ± 1 V としバックゲート電圧係数 γ = 1と仮定すれば上式よりしきい電圧 V₁=2 Vと成り5 V動作が可能となり内部は3Vで動作することと成る。 なお、バックゲート電圧Vkは直流電圧であっても良い が、パルス状にNチャネルMOSFETであるNchT RSのPウェルとPチャネルMOSFETであるPch TRSのNウェルにクロック電圧CLK1およびCLK 2により同期して印加することにより、クロック電圧C LK1およびCLK2を印加した時のみ高電圧駆動さ れ、クロック電圧CLK1およびCLK2を印加しない 時には低電圧で駆動することもできる。さらに、周辺を 低電圧で駆動し、内部を高電圧で駆動するようなことも できる。なお、バックゲート電圧Vmの印加によりMO SFETのソースとドレイン間耐圧BVxなどの耐圧に は余り変化は無く、MOSFETの耐圧は使用電圧に合 わせた設計的事項で対処することができる。さらに、バ ックゲート電圧Vェの印加によりMOSFETの動作速 度は遅くなることは無く、電子やホール (正孔) のキャ リア移動度が大きく設定されるので、むしろ高速化され る。また、バックゲート電圧Vmの印加をパルスで行な うことにより、バックゲート電圧V∞の印加時のみ時分 40 割されてP-N接合の逆方向リーク電流が流れるので、 消費電力は低減される。さらに、バックゲート電圧Vκ の印加はウェル部へコンタクト穴を形成して該コンタク ト穴からの引出し電極によって行なわれるので、集積度 が大幅に低減されるということもない。

【0008】図2は本発明の他の実施例を示す要部の断 面図である。すなわち、P型のSiなどの半導体基板1 にはN型の拡散層2がNウェルを兼ねて部分的に形成さ れ、該N型の拡散層2内にPウエル3が形成され、該P ウェル3内にはN'拡散層から成るソース・ドレイン領 50 域とゲート絶縁膜4およびゲート電極5から成るNチャ

10

30

ネルMOSFETが形成され、前記N型の拡散層2は半 導体基板1とP-N接合で電気的に前記Pウェル3とを 分離する作用として働くと共にNウェルとして用いら れ、該NウェルにはP*拡散層から成るソース・ドレイ ン領域とゲート絶縁膜4とゲート電極5から成るPチャ ネルMOSFETが形成され、C-MOS集積回路の基 本回路であるC-MOSインバータを構成して成る。な お、図中のP型とN型およびP'型とN'型とは全く逆転 して構成されても良いことは言うまでもない。さて、こ のC-MOSインバータは半導体基板1が接地電圧GN Dに接続され、電源電圧Vxx、基板電圧Vxx (通常また は他部分のC-MOSFETは接地電圧GND), 共通 電極からの入力電圧Vハおよび出力電圧Vロスとでイン バータとして動作させるわけであるが、ここではPウェ ル3およびNウェルでもあるN型拡散層2にバックゲー ト電圧V₈₀₁およびV₈₀₂を印加し、しきい電圧V₇を変 化させて高電圧動作を部分的に可能としたものである。 ここでは、バックゲート電圧V_{BG}およびV_{BG}を直流電 圧で印加した例を示してあるが、前述のごとくクロック あるいはパルス状に印加しても良いことは言うまでもな い。なお、前述と同じくしきい電圧を0.5 Vの1.5 V動作C-MOS集積回路の一部のみこの回路を用いれ ば、例えば周辺の入出力回路のバックゲート電圧Ⅴ∞を ±1 Vとしバックゲート電圧係数γ=1と仮定すれば前 式よりしきい電圧 $V_1 = 1$. 5 Vと成り 3 V動作が可能 となり内部は1.5 Vで動作することと成る。さらに、 しきい電圧を1Vの3V動作C-MOS集積回路の一部 のみこの回路を用いれば、例えば周辺の入出力回路のバ ックゲート電圧 V ωを±1 V としγ=1 と仮定すれば上 式よりしきい電圧 V₇=2 V と成り5 V 動作が可能とな り内部は3Vで動作することと成る。さらに、バックゲ ート電圧Vxは直流電圧であっても良いが、パルス状に NチャネルMOSFETであるNchTRSのPウェル とPチャネルMOSFETであるPchTRSのNウェ ルにクロック電圧CLK1およびCLK2により同期し て印加することにより、クロック電圧CLK1およびC LK2を印加した時のみ高電圧駆動され、クロック電圧 CLK1およびCLK2を印加しない時には低電圧で駆 動することもできる。さらに、周辺を低電圧で駆動し、 内部を高電圧で駆動するようなこともできる。さらに、 バックゲート電圧V∞の印加により空乏層がほんの僅か 延びるがMOSFETのソースとドレイン間耐圧BVェ などの耐圧には余り変化は無く、MOSFETの耐圧は 使用電圧に合わせた設計的事項で対処することができ る。さらに、バックゲート電圧Vmの印加によりMOS FETの動作速度は遅くなることは無く、電子やホール (正孔) のキャリア移動度が大きく設定されるので、む しろ高速化される。また、バックゲート電圧Vkの印加 をパルスで行なうことにより、バックゲート電圧Vxの 印加時のみ時分割されてP-N接合の逆方向リーク電流

4

が流れるので、消費電力は低減される。さらに、バックゲート電圧V∞の印加はウェル部へコンタクト穴を形成して該コンタクト穴からの引出し電極によって行なわれるので、集積度が大幅に低減されるということもない。なお、図2の例では他のC-MOSFETはP型またはN型基板に通常のC-MOSFETの構造であって良く、この図は半導体基板1とC-MOSFETとを完全に電気的にP-N接合や絶縁体で分離する必要のあるレベルシフタ部のみに採用される構造である。

【0009】図3は、本発明のその他の実施例を示す要 部のブロック回路図である。すなわち、インバータなど から成るゲートGATEへの信号の入力電圧Vmは比較 器COMPへも入力し、該比較器COMPにより高電圧 入力信号と低電圧入力信号を分離して高電圧入力信号の 時のみクロック発生器CLKGに信号を入力して、該ク ロック発生器によりゲートGATEへのバックゲート電 圧を発生してクロックCLK1およびCLK2を入力電 圧VINが高電圧の時のみゲートGATEに供給して出力 電圧VuTを高電圧で出力し、入力電圧Vェが低電圧の 時は出力電圧Vorを低電圧で出力することができる。 なお、クロック発生器CLKGから駆動能力の大きいク ロックを発生させて電源電圧として供給して電源電圧を 変化させることもできる。このように、ゲートGATE への入力電圧の変化に応じてしきい値電圧や電源電圧を 変化させることによりレベルシフタの動作電流を低減す ることができる効果がある。

【0010】図4は、本発明のその他の実施例を示す要部の電圧Vおよび時間tによるタイムチャートである。すなわち、入力電圧Vmにたとえば3Vの低電圧信号と5Vの高電圧信号が入力した場合に、高電圧信号が入力した時のみPウエルに逆バイアスー1Vを印可するクロックCLK1とNウエルに逆バイアス+1Vを印可するクロックCLK2を発生させ印可してCMOSゲートのしきい値を上げることができ、消費電力を減少することができる。さらに、電源電圧を一定にしておいても良いが、入力電圧Vmにたとえば3Vの低電圧信号と5Vの高電圧信号が入力した時に電源電圧を3Vの低電圧信号と5Vの高電圧信号を印可するなどしても出力電圧Vmとして反転した低電圧信号と高電圧信号を得ることができる。なお、低電圧信号の電圧を1.5Vとし高電圧信号の電圧を3Vとしても良いことは言うまでもな

[0011]

【発明の効果】本発明により集積度の低下も少なく、消費電力の大幅な増大も無いC-MOSレベルシフタを提供することができる効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例を示す要部の回路図である。 【図2】本発明の他の実施例を示す要部の断面図であ 50 る。

【図3】本発明のその他の実施例を示す要部のブロック 回路図である。

【図4】 本発明のその他の実施例を示す要部のタイムチ ャートである。

【符号の説明】

1 ・・・・・・・・・半導体基板

2・・・・・・・・・・拡散層およびウェル

3・・・・・・・・・ウェル

4・・・・・・・・・ゲート絶縁膜

5・・・・・・・・・ゲート電極

・・・・・・・・電源電圧

Vss・・・・・・・基板電圧

Vin・・・・・・・・人力電圧

Vour ・・・・・・・出力電圧 GND・・・・・・接地電圧

CLK1, CLK2 · · · クロック

* V₈₆₁, V₈₆₂・・・・・・バックゲート電圧

P・・・・・・・・ P型半導体

・・・・・・N型半導体

・・・・・・・・・高濃度P型拡散層(Pチャネ

ルMOSFETのソース・ドレイン拡散層)

N^{*}・・・・・・・・・高濃度N型拡散層(n チャネ

ルMOSFETのソース・ドレイン拡散層)

Nch TRS・・・・NチャネルMOS型電界効果

トランジスタ

10 Pch TRS・・・・NチャネルMOS型電界効果

トランジスタ

CLKG・・・・・・・クロック発生器

COMP・・・・・・比較器

t ・・・・・・・・・時間

V・・・・・・・・電圧

GATE · · · · · · · · ゲート

【図1】 【図2】 【図3】

